针对在香港交易所机房(HKEx colocated)运行的算法交易系统,通常要求尽可能低的单跳网络延迟和极低的抖动(jitter)。具体数值依策略不同但常见目标为交易路径端到端延迟在微秒级(例如单程几十至数百微秒),并要求抖动控制在可预测范围内以免打乱策略时序。对高频策略而言,低延迟与低抖动优先于绝对吞吐量;对量化撮合或大宗交易,吞吐量与稳定性也非常关键。
硬件应以延迟优先和可扩展为原则。建议使用高主频、低延迟的处理器(如Intel/AMD的高频型号或专用低延迟CPU),配合充足但不过度的RAM(例如32–256GB,依据内存映射和订单簿大小)。网络方面建议使用10/25/40/100GbE,对超低延迟需求可采用RDMA/Kernel bypass(DPDK)或FPGA硬件加速。若策略依赖硬件时间戳或网卡时间同步,应选择支持PTP/硬件时间戳的网卡。对于极端延迟敏感型,考虑在路径中加入FPGA或SmartNIC做报文过滤与预处理。
高可用设计需要多层冗余:服务器层建议使用双机/多机集群+故障转移(active-standby或active-active),并结合心跳检测与快速故障切换机制。网络层要有冗余链路、双交换机拓扑和多路径路由以避免单点故障。存储采用本地SSD为主、必要时配置持久化日志到远端或对象存储。还应定期做灾难恢复(DR)演练、延迟基准测试与故障注入测试,以验证在交换所维护或网络抖动时系统能在规定RTO/RPO内恢复。
调优包括内核与网络层面:关闭不必要服务、调整中断亲和(IRQ affinity)、使用CPU隔离与实时内核(PREEMPT_RT或类似),并启用中断合并/关闭等网卡参数以降低延迟波动。对于网络堆栈,可使用DPDK或PF_RING-NIC来实现用户态快速收发,并配置Large Receive Offload/Segmentation Offload等以减少CPU负载。时间同步方面采用PTP/硬件时间戳保证纳秒级一致性。交易软件层面,应优化序列化、内存分配(预分配对象池)、并发模型(最好使用无锁或低延迟锁策略)及高效的日志策略,避免频繁磁盘IO阻塞交易路径。
HKEx在机房接入、认证与网络路径上有明确要求:需遵守交换所的接入规范、测试流程与证书管理,通常要求通过交易所的连通性测试与功能验证。物理层面,机柜空间、电力(含N+1冗余 UPS)、制冷和机房安全访问(门禁、审计)均受限且按合同计费。网络接入方面还要考虑互联延迟、对手方连接、出入口带宽以及与交易所提供的市场数据(行情)和订单流的分离或优先级策略。最后,合规上要保留审计日志、时间戳一致性并满足监管对业务连续性与数据保全的要求。